📖 名词溯源：为什么叫「半导体」 「半导体」（semiconductor）字面就是「半（semi）导体（conductor）」——导电性介于导体和绝缘体之间。而「硅」来自拉丁语 silex（燧石/火石），因为早期人们就是从含硅的石头里认识它的。
🎯 本章学习目标
- 从「电子的自由程度」理解导体、绝缘体、半导体的本质区别。
- 理解「掺杂」如何人为制造出两种半导体（N 型与 P 型）。
- 理解 PN 结与二极管的「单向导电」是怎么来的（扩散与漂移的平衡）。
- 理解晶体管（尤其 MOSFET）如何做到「用电压控制电流的通断」。
- 会用二极管导通压降分析限幅电路，会判断 MOSFET 的导通与截止。
- 知道摩尔定律与「制程节点」的工程含义。
3.1导体、绝缘体、半导体：电子有多「自由」
第一章讲过，电流是电子的定向移动。那么一个自然的结论是：一种材料能否导电，取决于它里面有多少电子「能自由移动」。所有材料按这个标准分成三类。
要理解「电子能不能自由移动」，得先认识一个量子力学的基本图景：原子里的电子不是随便乱转的，而是被限制在一层层固定的「轨道」（能级）上，像公寓的楼层，电子只能待在某一层，不能悬在两层之间。
底层原理：能带 当大量原子紧紧挤在一起组成固体时，原本分离的「楼层」会连成一片片「能带」（band）。最外层的那条能带最要紧，分两种情况：如果它被电子填满了，电子就像堵在满座的剧场里，想动也动不了——材料不导电；如果它没填满或和别的带重叠了，电子就有空位可以自由滑行——材料导电。最外层这条带叫 价带（valence band），它上面那条「能导电」的空带叫 导带（conduction band）。
- 导体（如铜、铝）：导带和价带重叠，或导带本就部分填充——有海量自由电子，导电性最好。
- 绝缘体（如玻璃、橡胶）：价带和导带之间隔着一道很宽的「能隙」（禁带），电子跳不过去——几乎不导电。
- 半导体（如硅、锗）：能隙很窄，平时几乎不导电，但给点能量（加电压、升温、照光）电子就能跃过能隙去导电——导电性「可调」。
能带为什么「连成片」：一个更深的为什么
图 3-1 说「楼层连成一片」，但为什么单个原子的能级明明是分离的，挤在一起就变成带？这背后是量子力学著名的泡利不相容原理（Pauli exclusion principle）：两个电子不能处于完全相同的状态。当两个原子靠近，原本能量相同的一条能级必须「让出」两个略有差别的位置；十个原子靠近，一条能级就分裂成十个紧挨着的能级。固体里一克重就有约 10²² 个原子，一亿亿亿条能级挤在原来一条能级的宽度里，间距小到与热运动能量难以区分——宏观上就只能看到一条「带」。能带不是比喻，是泡利原理把能级挤爆后的必然产物。理解这一步，你就能明白为什么「掺杂」可以调导电性：往带里塞一点别的原子，电子的占位格局立刻改变。
把三类材料的能隙摆到同一个标尺上看，「宽」和「窄」就不再是形容词，而是可以比较的数字：
| 材料 | 能隙（eV） | 归类 | 工程印象 |
|---|---|---|---|
| 锗 Ge | 约 0.67 | 半导体（窄） | 最早用的晶体管材料，太「漏」，遇热就失控 |
| 硅 Si | 约 1.12 | 半导体（适中） | 漏电小、氧化层好，今天的王者 |
| 砷化镓 GaAs | 约 1.42 | 半导体（偏宽） | 高频/光电器件常用 |
| 金刚石 C | 约 5.5 | 绝缘体 | 能隙太宽，电子几乎跳不过去 |
顺便校准一个数量级：室温下电子的平均热能只有 kT ≈ 0.026 eV（k 是玻尔兹曼常数，T ≈ 300 K）。硅的能隙 1.12 eV 约是它的 43 倍——所以室温下纯硅里「自发跳过能隙」的电子极少，但它又不是 5.5 eV 那种「绝缘」，只要从外部喂能量（电压、光照），电子就能被推过去。「能隙比热能大一个数量级、又没有大到够不着」，正是「半导体」三个字的定量含义。
📐 例题 1 同样一块「电阻」：铜、纯硅、掺杂硅差多少？
取同样几何尺寸的一根材料：长 1 cm、横截面积 1 mm²。铜的电阻率约 1.7×10⁻⁸ Ω·m，室温下纯硅的电阻率约 2.3×10³ Ω·m。分别算出两者的电阻，并回答：哪个更适合当导线，哪个更接近绝缘体？
思路 电阻公式 R = ρL/A，统一单位后代入：L = 0.01 m，A = 1×10⁻⁶ m²。
解 铜：R = 1.7×10⁻⁸ × 0.01 ÷ 10⁻⁶ = 1.7×10⁻⁴ Ω（0.17 毫欧，几乎相当于短路）。纯硅：R = 2.3×10³ × 0.01 ÷ 10⁻⁶ = 2.3×10⁷ Ω = 23 MΩ。两者相差 2.3×10⁷ ÷ 1.7×10⁻⁴ ≈ 1.4×10¹¹ 倍（约一千亿倍，整整 11 个数量级）——同一块尺寸，铜是根好导线，纯硅几乎就是绝缘体。这正解释了为什么纯硅做不了任何有用的电路：必须先「掺杂」，下一节的例题会看到掺杂后它如何变回导体。
答：铜约 1.7×10⁻⁴ Ω，纯硅约 23 MΩ，相差约 11 个数量级。 ⚠ 易错点：单位换算是最常见的翻车点——1 mm² = 10⁻⁶ m² 不是 10⁻³；电阻率要乘长度、除以面积，别把方向搞反（横截面积越大电阻越小）。
辨析：温度升高，金属和半导体的电阻为什么背道而驰？
一个初学必踩的坑：金属升温，电阻变大；半导体升温，电阻变小。方向完全相反，原因却都清楚。金属里自由电子本来就多得用不完，升温后原子热振动加剧，电子跑动时「撞」得更频繁，路更难走，电阻上升。半导体则相反：它的瓶颈从来不是「撞」，而是根本没有多少自由电子——升温提供能量，把更多电子顶过能隙，载流子数量指数级增加，电阻反而下降。
这个「背道而驰」是工程上真实可用的性质：热敏电阻（thermistor）就是拿半导体温度系数做文章的测温元件，温度一变、电阻立刻跟着变，电路把这个变化转成电压就能读出温度。机载设备的温度传感器、电路板上的温度保护，很多就是这一原理。后文会看到，它同时也是一个工程隐患：硅器件「越热越导电、越导电越发热」，处理不当会热失控——这是功率器件设计里必须正面刚的问题。
🧠 一句话记忆 导电靠「能自由移动的电子」；半导体妙就妙在——它的导电性是「可控」的。金属越热越难导电，半导体越热越好导电。
3.2硅与掺杂：造出 N 型和 P 型
半导体之王是 硅（silicon，元素符号 Si）。选它有三个硬理由：
- 储量巨大：硅是地壳里第二多的元素，主要来自沙子里的二氧化硅，便宜到近乎不要钱。
- 能隙适中：不像锗那样漏电，也不像金刚石那样难控制。
- 氧化物完美：硅表面氧化成的二氧化硅是绝佳的绝缘体，正好用来做 MOSFET 的「绝缘门」（3.5 节）。
纯硅不够用：掺杂
纯硅每个原子最外层有 4 个电子，正好和周围 4 个硅原子「共用」电子对，形成稳定的晶体结构，几乎没有自由电子——导电性很差。要让硅变成有用的材料，就要故意往里面掺入杂质原子，这叫 掺杂（doping）。
底层原理：多一个电子，或少一个电子 往硅里掺入最外层有 5 个电子的原子（如磷），多出来的那 1 个电子没处安放，成了可以自由移动的自由电子。这种靠电子导电的材料叫 N 型（N = negative，负）。反过来，掺入最外层只有 3 个电子的原子（如硼），会留下一个「缺电子」的坑位，叫 空穴（hole）。空穴本身不动，但邻近电子会跳进来填坑，于是坑「看起来」往反方向移动，相当于一个带正电的载流子。这种材料叫 P 型（P = positive，正）。
空穴到底是什么？——「剧场里挪座位」的精确版
「空穴会动」乍一听很玄：坑怎么会动？把它想成一排只有一端留了一个空位的座位：最边上的观众起身坐进空位，他的座位空了；下一位再坐进新的空位……观众都在朝同一个方向挪，而「空位」在朝反方向「走」。逐个瞬间看，没有一个原子在动，动的是电子；但宏观统计上，等效于一个带正电的东西在反向移动。物理学干脆给这个「等效载流子」发了一张身份证：空穴，电量与电子相等、符号相反。这不是偷懒的比喻——在计算半导体导电时，把空穴当作真实的正电荷处理，结果与实验严丝合缝，是固体物理里「等效思维」的经典范例。
掺杂的「剂量」有多狠：百万分之一就够
掺杂的浓度低得反直觉：典型剂量在百万分之一量级——一百万个硅原子配一个杂质原子。为什么这么稀就够用？回忆例题 1：纯硅的自由载流子少到 23 MΩ 的电阻，是因为「能跳过能隙的电子」凤毛麟角；而每掺一个磷原子，就保底贡献一个自由电子，不靠热激发、不需要能量，出厂自带。稀稀拉拉的「补货」相对原本的极小基数，仍然是一笔巨款：
📐 例题 2 掺百万分之一的磷，电阻降多少个数量级？
纯硅原子密度约 5×10²² 个/cm³。按百万分之一的比例掺磷（即每 10⁶ 个硅原子配 1 个磷原子），假定每个磷原子贡献 1 个自由电子、电子迁移率约 0.135 m²/(V·s)。求掺杂后的电阻率，并与纯硅的 2.3×10³ Ω·m 比较。计算用公式 σ = q·n·μ（电导率 = 电子电量 × 载流子浓度 × 迁移率）。
思路 先算载流子浓度 n：5×10²² × 10⁻⁶ = 5×10¹⁶ 个/cm³ = 5×10²² 个/m³。再代入 σ = qnμ，最后 ρ = 1/σ，电阻 R 仍用例题 1 的几何。
解 σ = 1.6×10⁻¹⁹ C × 5×10²² m⁻³ × 0.135 m²/(V·s) = 1080 S/m；ρ = 1/1080 ≈ 9.3×10⁻⁴ Ω·m。与纯硅 2.3×10³ Ω·m 相比：2.3×10³ ÷ 9.3×10⁻⁴ ≈ 2.5×10⁶，电阻降为约二百五十万分之一（约 6 个数量级）。用例题 1 的几何验证：R = 9.3×10⁻⁴ × 0.01 ÷ 10⁻⁶ ≈ 9.3 Ω——从 23 MΩ 到 9 Ω，纯硅「绝缘体」摇身一变成了能用的导体。
答：掺杂后电阻率约 9.3×10⁻⁴ Ω·m，同样几何下电阻约 9.3 Ω，比纯硅低约 6 个数量级。 ⚠ 易错点：浓度换算 5×10¹⁶ /cm³ = 5×10²² /m³（差 10⁶ 倍），这一步弄错结论会差百万倍；「迁移率」 μ 的单位 m²/(V·s) 直接代入即可，注意 σ 的单位是 S/m（西门子每米）。
一个直接的推论：既然百万分之一的杂质能把电阻改 6 个数量级，那么不受控的杂质同样能把器件毁掉 6 个数量级。这就是为什么芯片厂房的洁净度按「每立方米几颗尘埃」定级、工人要穿全身防尘服——不是讲究，是一颗灰尘落在晶圆上，就是一片不受控的掺杂源。顺带记住两个术语：贡献电子的磷原子叫施主（donor），制造空穴的硼原子叫受主（acceptor）；N 型里电子多、空穴少，电子叫多数载流子，空穴叫少数载流子（P 型反过来）。「少数载流子」这个不起眼的配角，正是 PN 结单向导电的关键伏笔。
🧠 一句话记忆 N = 多电子（Negative）；P = 多空穴（Positive）。掺杂，就是给纯硅「加料」定导电方式——百万分之一的剂量，六个数量级的改变。
3.3PN 结与二极管：单向的阀门
把一块 P 型半导体和一块 N 型半导体紧贴在一起，交界处就形成一个 PN 结（PN junction）。它是几乎所有半导体器件的起点，理解它，就理解了二极管和晶体管。
交界处发生了什么：耗尽区
N 区里自由电子多（负电荷多），P 区里空穴多（正电荷多）。由于浓度差，N 区的电子会向 P 区扩散，P 区的空穴会向 N 区扩散。电子和空穴在交界处相遇，两两抵消（复合），于是在交界处附近清空出一层既没有自由电子、也没有空穴的薄区——这就是 耗尽区（depletion region，也叫空间电荷区）。
关键在这：电子跑走后，N 区一侧留下了带正电的原子核（施主离子）；空穴跑走后，P 区一侧留下了带负电的原子核。于是在耗尽区两侧自发建立了一个「内建电场」，方向是从 N 指向 P。这个电场会阻挡更多电子继续扩散——它像一个「内部关卡」。
深化：扩散与漂移——一场达成停火的「拔河」
「内建电场阻挡扩散」只说了结论，停战的过程更值得拆开看。交界处其实同时存在两股方向相反的载流子流：
- 扩散流：由浓度差驱动——电子从浓的 N 区往稀的 P 区跑，就像墨水滴进清水里散开，谁也拦不住，方向是「从 N 到 P」。
- 漂移流：由电场驱动——耗尽区的内建电场推着电子往回走（电场从 N 指向 P，对电子的推力恰好是「从 P 到 N」），方向与扩散流相反。
一开始扩散占上风：交界面刚形成，还没有电场，电子空穴大举互冲；但每复合掉一对，耗尽区就变宽一点、内建电场就强一点，漂移流的「回推力」随之增大。此消彼长，直到漂移流恰好抵消扩散流——净电流为零，达到动态平衡（不是静止，是两股对冲的运动相等）。这个平衡点对应一个稳定的电势差，叫内建电势，室温下硅 PN 结约 0.6 ~ 0.7 V——这正是二极管「导通压降 0.7 V」的物理来源：外加正向电压必须先「垫平」这 0.7 V 的内部关卡，电流才畅通。
底层原理：单向导电的完整因果链 正向偏置时，外电压把 P 端抬高，与内建电势顶牛，关卡被压缩抵消，两边多数载流子源源不断涌向对方并复合，大电流通过；反向偏置时，外电压与内建电势同向叠加，耗尽区被拉宽，两边的多数载流子被自己的区域牢牢吸住，只剩极少数「逆行者」（少数载流子）能穿过，电流近乎为零。一句话：正向给关卡拆桥，反向给关卡加墙。
正向导通、反向截止
现在外加电压，就分两种情况：
- 正向偏置（P 接正、N 接负）：外电场与内建电场方向相反，抵消了「内部关卡」，电子和空穴重新源源不断注入，电流导通。
- 反向偏置（P 接负、N 接正）：外电场与内建电场方向相同，把耗尽区撑得更宽，关卡更严，几乎不通电流。
核心思想 PN 结的本质是：电流只能朝一个方向流，反向被挡住。这就是 二极管（diode）——一个「单向阀门」。它的物理根源，就是耗尽区那个「内建电场」在正向时被抵消、反向时被加强。
📖 名词溯源：diode diode 来自希腊语 di-（二）+ hodos（路/通路），字面是「两条路、两个电极」——阳极（anode）和阴极（cathode）。它只有两个脚，作用却只有一个：让电流单方向通过。
例题与工程：二极管不是理想开关，0.7 V 的账要算清
理论里二极管「正向导通、反向截止」，工程里还要多问一句：导通时它不是导线——两端恒定挂着约 0.7 V 的压降（硅管）。这 0.7 V 在大电流场合是实打实的发热（P = 0.7 V × I），在信号场合则被反过来利用：把电压「钳」在 0.7 V。下面这道例题分析的就是后一种经典用法——限幅电路（clipper）。
📐 例题 3 二极管限幅电路：保护后级输入端
某传感器输出幅度 ±5 V 的交流信号，但后级芯片的输入端只允许承受 −0.3 ~ +5.5 V。设计：信号经 1 kΩ 串联电阻接至芯片输入端，输入端并接一只硅二极管（阳极接输入端、阴极接地），导通压降按 0.7 V 计。问（1）信号正半周峰值时，芯片输入端电压是多少？（2）此时流过二极管和电阻的峰值电流多大？（3）信号负半周时电路如何工作？
思路 二极管与输入端并联接地：当输入端电压试图超过 0.7 V 时，二极管抢先导通，把电压「钳」在 0.7 V；多余电压全部落在串联电阻上。负半周时阳极电位低于阴极，二极管截止，相当于断路。
解 （1）正半周：源电压升到 +5 V，一旦输入端到 0.7 V 二极管导通，之后源再升高都由电阻分走——芯片输入端被钳位在 ≈ 0.7 V，远低于 +5.5 V 的承受上限 ✓。（2）峰值电流出现在源电压 +5 V 时刻：电阻两端电压 = 5 − 0.7 = 4.3 V，峰值电流 I = 4.3 V ÷ 1 kΩ = 4.3 mA，全部流过二极管泄入地。（3）负半周：二极管阳极（输入端）电位为负、阴极接地，属反向偏置，截止断路；信号负半周经电阻原样到达芯片输入端（−5 V < −0.3 V，仍超限！）——所以单只二极管只保护了正半周，负半周还需再加一只反向并联的二极管（阴极接输入端、阳极接地），构成双向钳位，把输入端钳制在 −0.7 ~ +0.7 V 的安全带内。
答：正半周芯片输入端钳在约 0.7 V；峰值电流 4.3 mA；负半周单管不设防，须用两只二极管反向并联做双向保护。 ⚠ 易错点：别忽略电阻——它既是「多余电压的落点」，也把峰值电流限制在毫安级（4.3 mA）；若不串电阻，源与二极管之间没有限流，二极管会被大电流烧毁。「钳位靠二极管，限流靠电阻」，二者缺一不可。
这套「钳位 + 限流」的组合在工程里随处可见：设备对外接口的输入端普遍并接着瞬态抑制二极管（TVS，transient voltage suppressor），原理完全相同——静电放电（ESD）的瞬间电压可达数千伏，人手摸一下接口就可能打出一个尖峰；TVS 管在微秒级内把电压钳到安全值，尖峰能量被串联电阻和 TVS 自身泄放掉。机载设备的所有对外插座（哪怕只是测试口）都必须做 ESD 防护设计，这是行业标准里的硬性条款——现在你知道它的物理内核就是一只「反应够快的单向阀门」。
0.7 V 不是常数：不同材料的「关卡」高度不同
二极管导通压降因材料而异：锗管约 0.3 V，硅管约 0.7 V，而发光二极管（LED）要 2 V 上下。为什么？——压降的数值正比于材料的能隙。电子跨过 PN 结复合时，释放的能量等于能隙宽度；这个能量以什么形式放出，决定了器件的性格：硅的能隙 1.12 eV，落在红外波段（λ = 1240/1.12 ≈ 1107 nm，人眼看不见），所以普通硅二极管「复合放热不发光」；LED 用的材料能隙更宽，复合能量以光子形式射出，能隙多宽、光就是什么颜色。
📐 例题 4 从 LED 的颜色反推材料的能隙
LED 发出的光子能量近似等于材料的能隙：E（eV）= 1240 / λ（nm）。（1）红光 LED（λ ≈ 620 nm）的能隙是多少？（2）蓝光 LED（λ ≈ 470 nm）呢？（3）为什么蓝光 LED 比红光难做得多、晚问世几十年？
思路 直接用光子能量公式换算波长与能隙，再比较能隙大小对应材料的可得性。
解 （1）红光：E = 1240/620 = 2.0 eV。（2）蓝光：E = 1240/470 ≈ 2.64 eV。（3）能隙越大，能发射相应光子的材料越难找、晶体越难长：红光、黄光的磷砷化镓体系（能隙约 2 eV）在 20 世纪 60–70 年代就成熟了；而 2.6 eV 以上还要晶体质量过硬的氮化镓（GaN）迟迟做不好，直到 1990 年前后中村修二等人突破氮化镓生长工艺，蓝光 LED 才量产——这项工作拿了 2014 年诺贝尔物理学奖。一个「颜色」背后，隔着一整个材料体系的二十多年攻坚。
答：红光约 2.0 eV，蓝光约 2.64 eV；蓝光难在「又宽能隙又要晶体质量」的氮化镓工艺。 ⚠ 易错点：公式 1240/λ 里 λ 用 nm、E 得 eV，别把单位混成米或焦耳；另外「能隙越大发光越蓝」只对直接带隙的发光材料成立，硅虽然能隙 1.12 eV 却几乎不发可见光（它是间接带隙材料），这是选材的另一个坑。
🧠 一句话记忆 PN 结 = 单向阀门：正向抵消关卡（通），反向加强关卡（断）。二极管就靠它；0.7 V 是硅的「关卡费」，钳位、限流、防静电全用它。
3.4晶体管：用电控制电的开关
二极管只能「挡」，不能「控制」。真正让计算机成为可能的，是一种能用一路小电流/电压，去控制另一路大电流通断的器件——晶体管（transistor）。
📖 名词溯源：transistor 这个名字 transistor 是 transfer（转移）+ resistor（电阻） 的合成词，字面是「转移电阻的器件」。发明它的三位贝尔实验室科学家（肖克利、巴丁、布拉顿）因此拿了 1956 年诺贝尔物理学奖。它取代了又大又费电的真空管，是 20 世纪最重要的发明之一。
晶体管最像什么？一个「用水龙头控制水管」的阀门：你只用手轻轻拧水龙头（输入信号很小），就能控制整个水管的通断（输出电流很大）。「用电控制电」，就是这个意思。
要真正理解这个发明的分量，得看看它的前身——真空管（vacuum tube）。真空管的原理是在抽真空的玻璃泡里放一个灯丝和一个金属板，电子从烧热的灯丝上「蒸发」出来飞向金属板，中间隔一层栅网：栅网上的微小电压变化，就能控制飞过去的电子流大小——同样是「用电控制电」。它工作正常，但代价沉重：灯丝必须持续加热（就像老式灯泡），每个管子几瓦的加热功率，还动不动烧坏。1946 年的第一台通用电子计算机用了约一万八千只真空管，占地 170 平方米、耗电约 150 千瓦，据说平均两天坏一只管子，工程师们上班第一件事就是换管子。晶体管用固体里的电子代替真空里的电子，不加热、不烧丝、体积缩小上千倍——1947 年圣诞节前夜，贝尔实验室的第一只晶体管诞生，电子学的历史从此换了赛道。
晶体管分两大流派：
- 双极型晶体管（BJT，bipolar junction transistor）：用小电流控制大电流，本质是把两个 PN 结背靠背。
- 场效应晶体管（FET，field-effect transistor）：用电压（电场）控制电流，其中最关键的是 MOSFET。
两大流派的核心差别，一张表看清：
| 对比项 | BJT（双极型） | MOSFET（场效应） |
|---|---|---|
| 控制信号 | 基极电流驱动（要持续供电流） | 栅极电压驱动（几乎不取电流） |
| 控制端类比 | 踩油门要一直用脚踩着 | 拨开关——拨一下就保持 |
| 结构核心 | 两个 PN 结背靠背（NPN / PNP） | 金属-氧化物-半导体「三明治」 |
| 开关速度/集成密度 | 速度可以很快，但功耗大、难高密度集成 | 静态近零功耗，适合超大规模集成 |
| 典型岗位 | 模拟放大、功率驱动 | 数字逻辑、CPU/存储器主力 |
现代计算机里几乎全是 MOSFET，因为它是纯电压控制的——输入端几乎不消耗电流，这意味着它关断时几乎不漏电、开关时几乎不耗能，才能把几十亿个塞进一块芯片而不至于烧起来。下一节我们专门拆它。
先练手：把 MOSFET 当开关用，怎么算？
在拆 MOSFET 内部结构之前，先从「使用者视角」把它当一个黑盒开关练一遍——这是工程上最常见的用法，也是本章例题的重点。NMOS（N 型 MOSFET）当开关有三件事要记住：栅极电压高于阈值 Vth → 导通（相当于一个很小的电阻，几十至几百欧）；栅极电压低于阈值 → 截止（相当于断路）；「导通电阻」与「上拉电阻」构成分压器，决定输出电压。
📐 例题 5 NMOS 开关：判断导通/截止，并算输出电平
电路：电源 5 V 经 10 kΩ 上拉电阻接输出节点；一只 NMOS 接在输出节点与地之间，其阈值电压 Vth = 1.0 V，导通电阻约 100 Ω。（1）栅极接 0 V，输出是多少？（2）栅极接 2.5 V，输出是多少？（3）按数字电平标准（低于 0.8 V 判 0、高于 2.0 V 判 1），两种状态的逻辑值各是什么？
思路 先比较栅压与阈值判断管子通断；导通时输出节点经「上拉电阻—导通电阻」对电源和地分压，输出 = VCC × Ron/(Rup+Ron)；截止时无电流，上拉电阻把节点拉到电源。
解 （1）栅压 0 V < Vth = 1.0 V，截止：输出节点无通路到地，被上拉电阻拉到 5 V（高电平）。（2）栅压 2.5 V > 1.0 V，导通：输出 = 5 × 100 ÷ (10000 + 100) = 5 × 100/10100 ≈ 0.05 V（低电平）。（3）截止时 5 V > 2.0 V，判逻辑 1；导通时 0.05 V < 0.8 V，判逻辑 0。于是「栅压高 → 输出 0，栅压低 → 输出 1」——这只 NMOS 实现了输入与输出反相的效果，下一章的逻辑门「非门」正是它的正式形态。
答：栅压 0 V 截止、输出 5 V（1）；栅压 2.5 V 导通、输出约 0.05 V（0）。 ⚠ 易错点：分压公式里导通电阻在分母是两电阻之和（10100 Ω 不是 10000 Ω），别把 0.05 V 算成 0.5 V；导通电阻取值越小，输出越接近 0 V，但管子会越大越贵——「导通压降足够低」才是目的，0.05 V 对 0.8 V 判决门限已余量充足。
为什么最终是硅，不是锗？
半导体材料曾经有两位选手：锗（能隙约 0.67 eV）和硅（1.12 eV）。锗起步更早——第一只晶体管就是锗做的，迁移率也更高、跑得更快。但锗输在能隙太窄：kT ≈ 0.026 eV，温度一升高，本征激发急剧活跃，本征载流子很快淹没掺杂载流子，晶体管失去开关判别力；硅的能隙几乎是锗的两倍，本征激发弱得多，工作温度上限高得多。更关键的是工艺：硅加热氧化生成的二氧化硅是天然绝佳的绝缘层，恰好拿来充当 MOSFET 的栅极绝缘层（上一节 Metal-Oxide-Semiconductor 里的「O」就是它）；锗的氧化物性能平平。所以芯片选硅，是「能隙宽 + 好氧化」的双重胜利——跑得稍慢不要紧，稳定和可制造才是一切。
这枚开关有多快？——为下一章搭桥
把 MOSFET 当开关用，最后一个自然的问题是：它「拨」得够快吗？现代工艺下单只晶体管的开关时间已进入皮秒量级（1 ps = 10⁻¹² s）。作为对照：一颗 3 GHz 的处理器，一个时钟周期约 1/3×10⁹ s ≈ 0.33 ns = 330 ps——也就是说，一个周期里足够容纳几个乃至几十个开关动作接续完成。正因为单个开关比时钟周期快得多，工程师才能把许多开关「串联」起来，让一个周期内完成一整串判断与运算。开关快，才能堆出复杂的逻辑——下一章我们就把这一个个快开关，拼成第一件真正有「判断力」的东西：逻辑门。
3.5MOSFET：现代芯片的真正地基
MOSFET 全称 Metal-Oxide-Semiconductor Field-Effect Transistor——金属-氧化物-半导体场效应晶体管。名字里的每一个词，都对应它的结构。
结构：一扇「用电压开的门」
一个 N 型 MOSFET 长这样：在一块 P 型硅基底上，做出两个 N 型的「岛」，分别叫 源极（source，电流的入口）和 漏极（drain，电流的出口）。两个 N 岛之间，隔着一段 P 型区——就像两片陆地中间隔着一条「P 型河」。正常情况下，源和漏之间不通。
为什么它能当开关：用「电场」架桥
现在到了最关键的原理。栅极和基底之间隔着一层绝缘的氧化物，所以栅极本身没有电流流进去——它只是一个「电场发生器」。
- 栅极加正电压：栅极带正电，通过绝缘层产生一个向下的电场。
- 这个电场把 P 型基底里的电子（少数载流子）吸引到表面，同时把表面的空穴推开。
- 当吸引来的电子足够多，原来「P 型」的表面被翻转成了「N 型」——在两块 N 岛之间「凭空」架起一座电子桥，这条桥就是 导电沟道（channel）。
- 源和漏之间于是导通，电流可以从源流到漏。
- 栅极不加电压：电场消失，电子散去，沟道消失，源漏之间重新截止。
底层原理：为什么叫「场效应」 MOSFET 控制电流，靠的不是电流，而是栅极电压产生的电场。电场把半导体表面的导电类型「翻转」过来，从而打开或关闭一条通道。整个过程几乎没有电荷穿过栅极，所以叫「场效应」。也正因为不耗输入电流，它关断时几乎零功耗，是数字电路的理想开关。
注意两个工程细节。其一，「表面从 P 型翻成 N 型」这个动作有个术语叫反型（inversion），开始形成沟道所需的最低栅压就是例题 5 里用过的阈值电压 Vth——现代芯片的 Vth 常在 0.3 ~ 0.7 V 之间，阈值以下的栅压变化不会引起导通（数字电路能容忍一定噪声的物理根源之一）。其二，氧化物之所以用硅自己的氧化物（二氧化硅），就是 3.2 节里说的第三个理由——界面干净、绝缘可靠、工艺天然兼容，这是硅击败锗成为芯片之王的决定性一招。
于是，第一章说的「开关」，在这里被彻底落实了：
| 栅极电压 | 沟道状态 | 源-漏电流 | 逻辑含义 |
|---|---|---|---|
| 高（加正压） | 形成 | 导通 | 开关「合」→ 1 |
| 低（0 压） | 消失 | 截止 | 开关「断」→ 0 |
现代一颗 CPU 里，有上百亿个这样的 MOSFET。它们每一个都小到只有几纳米——比一根头发丝还细上万倍。而它们做的，就是这同一件朴素的事：用电压，开或关一条电流的通道。接下来几章，我们要用这些开关，一步步搭出逻辑门、加法器，最终搭出整台计算机。
补最后一块拼图：CMOS——N 管配 P 管
例题 5 的 NMOS 电路有个隐忧：管子导通时，电源经上拉电阻持续向地漏电流（5 V ÷ 10 kΩ = 0.5 mA），只要输出是低电平就一直耗电。早期的芯片真就这么干，功耗撑不起大规模集成。现代芯片的解法叫 CMOS（complementary MOS，互补 MOS）：把 NMOS 与它的镜像PMOS（N 型基底上做两个 P 型岛——参数全部反过来，栅压低才导通）成对使用，任何静止逻辑状态下，两只管子必有一只截止，从电源到地没有直流通路——静态功耗低到近乎零，只在「翻转的瞬间」短暂地双双导通耗一点电。
这个「静态零功耗」的性质是数字世界的命根子：你的手机放在桌上不用时几个小时不掉多少电，靠的就是几十亿个 CMOS 开关在静止时几乎不耗电。下一章讲逻辑门时会看到 CMOS 反相器的完整电路（一个 NMOS 配一个 PMOS），届时再细算它的功耗账。
工程常识：摩尔定律与「制程节点」
晶体管能小到什么程度、能密到什么程度，工业界有一个著名的经验规律来描述。1965 年，戈登·摩尔（后来创办英特尔）观察早期芯片数据后提出：芯片上的晶体管数大约每两年翻一倍（这个数字最初是每年翻倍，1975 年修正为约两年），后人称之为摩尔定律。它不是物理定律，而是「工艺、成本、需求互相咬合」的产业节奏——但这个节奏统治了半导体行业半个多世纪，以至于整个行业的路线图都按它来排。先算一笔账验证它有多准：
📐 例题 6 摩尔定律算术：从 2300 只到百亿只，平均多久翻一倍？
1971 年的 Intel 4004 芯片有约 2300 个晶体管；2020 年前后的高端手机芯片已达约 500 亿（5×10¹⁰）个。49 年间晶体管数增长到多少倍？相当于平均每多少年翻一倍？与摩尔定律的「约两年」比，吻合程度如何？
思路 总倍数 = 5×10¹⁰ ÷ 2300；翻倍次数 = log₂(总倍数)；平均翻倍周期 = 49 年 ÷ 翻倍次数。
解 总倍数 = 5×10¹⁰ ÷ 2300 ≈ 2.2×10⁷（约两千两百万倍）。2²⁴ ≈ 1.68×10⁷，2²⁵ ≈ 3.36×10⁷，可见翻倍次数介于 24 与 25 之间，精确值 log₂(2.2×10⁷) ≈ 24.4。平均翻倍周期 = 49 ÷ 24.4 ≈ 2.0 年——与摩尔定律「约两年翻一倍」几乎分毫不差。半个世纪，两千两百万倍，这就是那条经验曲线的威力。
答：增长约 2.2×10⁷ 倍，平均每约 2 年翻一倍，与摩尔定律高度吻合。 ⚠ 易错点：算「翻倍次数」要用 log₂ 而不是除以 2；检验答案时可以用 2²⁴、2²⁵ 卡出范围，不必死记对数值。
行业里常听到的「7 纳米」「5 纳米」「3 纳米」叫制程节点（process node）。它源自早年「栅极长度」的真实尺寸，但如今已演变为工艺世代的商业代号——3 纳米制程的晶体管实际栅长并不是 3 纳米，各家的「3 nm」密度也不相同。听数字时心里要清楚：它标记的是「第几代工艺」，不是拿尺子量出来的长度。同时也要知道摩尔定律正在放缓：晶体管尺寸逼近原子尺度后，漏电、散热、光刻成本一个个冒头，行业于是另辟蹊径——把晶体管从平面「立起来」（FinFET、GAA 等立体结构）、把芯片一块块叠起来（3D 封装）。「越小越好」的单车道时代结束，「立体化、系统化」的新赛道开始——这也是为什么今天的芯片越来越像搭积木。
🧠 一句话记忆 MOSFET = 用「电压电场」架桥的开关：栅压高则沟道通（1），栅压低则沟道断（0）。CMOS 双管互补，静态近零功耗，撑起了百亿晶体管的时代。
本章的位置：全课唯一一次「往物理层下探」 趁小结前把地图铺开：第 2 章的 0 和 1 只是抽象符号，写在纸上不代表任何东西；本章给它们造出「肉身」——高电平是 1、低电平是 0，NMOS/PMOS 开关就是操纵这两个电平的手。从这里往上，路线一气呵成：第 4 章把几个开关拼成能「做判断」的逻辑门，第 5 章把门拼成会算加法的电路，第 6 章加上记忆与时钟，第 7 章把五大部件拼成整机——每一章都在本章铺好的开关上长高一层。也正因为这是离物理最近的一章，许多术语到此一锤定音：导通、截止、栅压，后面章节不再回头解释。若这一章读来吃力，值得停下来重读——地基只有这一章。
本章小结
- 材料导电性取决于「能自由移动的电子」；导体/绝缘体/半导体的区别在能隙的宽窄（硅约 1.12 eV）。
- 掺杂人为制造出 N 型（多自由电子）和 P 型（多空穴）两种半导体；百万分之一的剂量即可改变电阻约六个数量级。
- PN 结因耗尽区的内建电场，具有「单向导电」性，这就是二极管；扩散与漂移的平衡决定了 0.7 V 的导通压降。
- 晶体管用一路小信号控制大电流；MOSFET用栅极电压产生的电场架起/撤掉导电沟道。
- MOSFET 是数字电路的理想开关：栅压高=通（1），低=断（0），且几乎不耗输入功率；CMOS 双管互补让静态功耗近乎零。
- 摩尔定律（晶体管数约每两年翻倍）统治产业半个多世纪；「制程节点」是工艺世代代号而非物理尺寸，当前行业正转向立体化。
读完本章，你应该能……
- 用「价带/导带/能隙」解释导体、绝缘体、半导体的区别，并说出硅的能隙大约是多少 eV。
- 说清掺杂如何造出 N 型和 P 型，以及「空穴」是什么；算出百万分之一掺杂对应多大的载流子浓度。
- 解释 PN 结为什么只能单向导电（耗尽区 + 内建电场），并说清扩散流与漂移流如何达到平衡。
- 说出晶体管名字（transfer + resistor）的来历，以及真空管计算机为什么被淘汰。
- 一步步描述 MOSFET 如何用栅极电压「感应」出沟道，实现开关；用阈值电压判断一只 NMOS 导通还是截止。
- 分析一只二极管钳位电路：算出钳位电压与峰值电流，说明串联电阻为什么要留。
- 解释摩尔定律的内容，并用 1971 与 2020 年的晶体管数验证「约两年翻一倍」。
思考题
1. 为什么纯硅几乎不导电，但掺入一点点磷或硼后就能导电？
提示：掺杂引入了多余的自由电子（N 型）或空穴（P 型），提供了载流子；百万分之一的剂量就能把电阻从 23 MΩ 级降到 10 Ω 级。
2. PN 结为什么正向导通、反向截止？内建电场起了什么作用？
提示：正向外电场抵消内建电场（通），反向加强内建电场（断）。更细一层：扩散流（浓度差驱动）与漂移流（电场驱动）在平衡时恰好抵消，内建电势约 0.7 V 就是二极管导通压降的来源。
3. MOSFET 的名字里 M、O、S 分别指什么？为什么栅极几乎不耗电？
提示：Metal 金属、Oxide 氧化物、Semiconductor 半导体；栅极靠电场控制，氧化物绝缘层上没有电流流过。
4. 用一句话说清 MOSFET 如何实现「0」和「1」两个状态。
提示：栅压高→沟道通（1）；栅压低→沟道断（0）。
5. 金属温度升高电阻变大，半导体温度升高电阻反而变小——为什么方向相反？
提示：金属的自由电子本来就多，升温加剧原子热振动、碰撞增多；半导体的瓶颈是载流子太少，升温把更多电子顶过能隙，载流子数量大增。
6. 传感器输出 ±5 V，后级芯片输入极限 −0.3 ~ +5.5 V。一只硅二极管（0.7 V）正向并接在芯片输入端能保护什么、不能保护什么？怎么补全？
提示：只能把正半周钳在 +0.7 V（安全）；负半周二极管反向截止、信号原样通过，−5 V 仍会损伤芯片。补全办法：再加一只反向并联的二极管，做 ±0.7 V 双向钳位，并保留串联电阻限流（峰值 4.3 mA）。
7. 「3 纳米制程」的晶体管是不是真的 3 纳米大？摩尔定律现在还成立吗？
提示：制程节点是工艺世代的商业代号，不代表实际栅长；摩尔定律（约每两年翻倍）已明显放缓，行业转向立体晶体管（FinFET/GAA）与 3D 封装继续提升密度。